TekosTekosTekosTekos
  • Explorer
  • Comptes
  • Blog
Se connecter
OrganisationsNXP SemiconductorsDesign Verification Engineer SoC

Observé chez

Logo de NXP Semiconductors
NXP Semiconductors

Design Verification Engineer SoC

Électronique

Informatique

Nice

IT
SystemVerilogUVM

Rôle

Vérification SoC et environnements UVM résolution de défauts complexes

Technologies

SystemVerilogUVM

Contextes

Semiconducteurs

Compétences

Vérification SoCEnvironnements SystemVerilog/UVMAssertions SystemVerilogTests aléatoires contraintsCouverture fonctionnelleRésolution de défauts RTL/testbenchIntégration firmware

Challenges détectés

1 enjeu
  1. Optimisation

    Résoudre les défauts complexes entre RTL, testbench, firmware et intégration subsystème

Explorer ce profil dans Tekos

Profils proches

  • Design Verification Engineer
  • Design Verification Engineer Intern
  • Embedded SW Engineer SoC Multimedia
  • Ingénieur conception circuits intégrés
  • Ingénieur Software Sécurité Systèmes Embarqués
  • Senior Design Verification Engineer SoC
  • Senior System Field Application Engineer Drones

Navigation

  • Accueil
  • Explorer
  • ESN

Fonctionnalités

  • Explorer
  • Objectifs
  • Playbooks
  • Copilot
  • Knowledge Engine
  • Présentation

Pour les ESN

  • Sortie de mission
  • Intercontrat ESN
  • Prospecter les recrutements
  • Ouverture de compte
  • Développement de compte
  • Référencement
  • Développement d'activité
  • Trouver une mission pour un consultant

Blog

  • Tous les articles
  • Licencier un intercontrat
  • Taux d'intercontrat
  • Que faire en intercontrat

Catégories

  • Toutes les catégories
  • Intercontrat
  • Prospection

Tekos

  • Changelog
  • Backlog
  • Fonctionnement des données
  • Community
Logo TekosLogo Tekos

Le carburant de votre prospection ESN.

© 2026 Tekos. Tous droits réservés.

Conditions Générales d'UtilisationPolitique de confidentialitéDonnées personnellesPolitique cookies