Observé chez
Design Verification Engineer
Électronique
Informatique
Nice
SystemVerilogUVM
Rôle
Vérification de protocoles I2C I3C SPMI en environnements UVM
Technologies
SystemVerilogUVM
Contextes
Semiconducteurs
Compétences
Environnements UVMVérification de protocolesTests de stressÉvaluation de robustesseTests de performanceTests de fiabilité
Challenges détectés
1 enjeu- Optimisation
Évaluer la robustesse, performance et fiabilité sous charge élevée



