Ingénieur Senior Design For Test SoC

Électronique

Informatique

Scan DesignATPGMemory BISTLogic BISTJTAGSynopsys TestMAXCadence ModusSiemens TessentVerilogSystemVerilogTCLPythonPerl

Rôle

Ingénieur senior responsable de la définition de l’implémentation et du support de solutions avancées Design For Test (DFT) pour des produits SoC complexes en technologies de pointe destinés aux secteurs automobile et industriel.

Technologies

Scan DesignATPGMemory BISTLogic BISTJTAGSynopsys TestMAXCadence ModusSiemens TessentVerilogSystemVerilogTCLPythonPerl

Entités

AI and Chip Engineering (ACE)DesignVerificationProduct EngineeringManufacturingPhysical DesignATEAI and Chip Engineering

Contextes

AutomobileIndustrie

Compétences

DFT designDFT verificationDigital design fundamentalsASIC/SoC development flowsSemiconductor manufacturing test conceptsAnalytical skillsProblem-solvingCommunicationCollaborationTechnical leadershipMentorship

Challenges détectés

5 enjeux

Transformation
Définir et implémenter des architectures DFT avancées pour SoC complexes
Technologies clés
Scan DesignATPGMemory BISTLogic BIST
Compétences clés
DFT designDFT verification
Optimisation
Aligner et optimiser l’implémentation DFT sur différentes plateformes SoC et blocs IP
Optimisation
Améliorer la couverture de test et la qualité produit en production
Technologies clés
ATPGMemory BISTLogic BIST
Compétences clés
Analytical skillsProblem-solving
Croissance
Adopter de nouvelles méthodologies DFT et outils pour améliorer la qualité et l’efficacité des tests
Technologies clés
Synopsys TestMAXCadence ModusSiemens TessentAI Driven programming
Croissance
Adopter de nouvelles méthodologies DFT et outils IA pour améliorer la qualité et l’efficacité des tests