Observé chez
Ingénieur conception physique de circuits quantiques
Électronique
Informatique
Rôle
Responsable de la conception et de l'automatisation de l'infrastructure de layout physique pour circuits quantiques supraconducteurs incluant la création de PDK la génération de masques et l'automatisation des flows pour permettre le passage à l'échelle des puces.
Technologies
Contextes
Compétences
Challenges détectés
4 enjeux- Croissance
Automatiser la conception physique pour permettre le passage à l'échelle des puces quantiques
Technologies clés
PythongdstkgdsfactoryKLayout APICompétences clés
Automatisation de layoutDéveloppement de générateurs de layout - Optimisation
Réduire le temps de cycle de conception malgré l'augmentation de la complexité des puces
- Conformité
Maintenir la qualité et la conformité des layouts à grande échelle (DRC/LVS/PEX)
Technologies clés
Calibre xRCCalibre xACTQuantusStarRCCompétences clés
Rédaction de decks DRC/LVSVérification hiérarchique - Optimisation
Intégrer et évaluer des chaînes d'outils EDA pour la conception de circuits supraconducteurs
Technologies clés
CadenceSiemensSynopsysCompétences clés
Gestion de flows EDA



